電路功率消耗源

1.邏輯轉(zhuǎn)換引起邏輯門對(duì)負(fù)載電容充電及放電功率消耗；

2.邏輯門瞬時(shí)短路電流功率消耗；

3.電子元器件漏電流消耗；

每進(jìn)一次新制造技術(shù)會(huì)導(dǎo)致漏電流增加20倍，漏電流引起消耗是功率消耗主因。

 

降低功耗

1.減小電源電壓

2.調(diào)整晶體管尺寸

3.并行和流水線系統(tǒng)結(jié)構(gòu)，利用睡眠模式，采用電路；

 

什么是能量回收邏輯

是基于絕熱計(jì)算發(fā)展起來一種低功耗設(shè)計(jì)技術(shù)；

單相正弦電源時(shí)鐘能量回收邏輯

用此原理電路設(shè)計(jì)一個(gè)兩位數(shù)字電路，與靜態(tài)CMOS數(shù)字乘法器相比，此能量回收乘法器降低功率消耗。

 

工作原理

用反相器說明電路工作原理如下圖所示：

M1與M2連接方式與靜態(tài)CMOS邏輯電路相似

 

但：電源用一個(gè)正弦信號(hào)代替，不是恒定不變，

此信號(hào)作用：同步電路工作，即電源時(shí)鐘；

M3與M4連接成二極管形式

作用：控制充放電路徑；

 

 

輸入信號(hào)B=邏輯“O” ： M1導(dǎo)通，M2截止。

正弦信號(hào)正半周：M3 M1向負(fù)載電容充電，電容充電到最大值，M3阻止電容向輸入正弦時(shí)鐘信號(hào)放電，輸出保持在高電平不變。

 

輸入信號(hào)B=邏輯“1”：M1截止，M2導(dǎo)通。

正弦信號(hào)負(fù)半周：負(fù)載電容通過M2和M4向輸入正弦時(shí)鐘信號(hào)放電，電容放電到最小值，

M4能夠阻止輸入正弦時(shí)鐘信號(hào)向電容充電，輸出保持為低電平不變。

 

基于單相能量回收電路乘法器

兩位乘法器能夠?qū)崿F(xiàn)2位二進(jìn)制數(shù)乘法運(yùn)算，設(shè)A1A0，B1B0為乘數(shù)和被乘數(shù)，P3P2P1P0為乘法運(yùn)算得到的積，兩位乘法器的輸出邏輯函數(shù)表達(dá)式分別為：

 

 

為了能用基本的與非門、或非門和異或門電路實(shí)現(xiàn)乘法器，上式可以通過邏輯運(yùn)算變換為：

 

 

實(shí)現(xiàn)電路，將靜態(tài)CMOS電路構(gòu)成的與非門、或非門和異或門的電源時(shí)鐘電路代替。

Clk+接PMOS管D極，Clk-接NMOS管S極。

靜態(tài)CMOS反相器電路圖如下所示：

電源時(shí)鐘電路圖如下所示：

 

仿真結(jié)果

在PSpice環(huán)境，分別仿真用靜態(tài)CMOS電路和單相能量回收電路構(gòu)成的兩位乘法器電路見下圖所示：輸出4位積低2位P1P0，輸入信號(hào) A1A0，B1B0波形如下：

采用CMOS 1．2μm技術(shù)，正弦波峰峰值=2．5 V，直流電壓VDD=2．5 V，假設(shè)乘法器的輸出端接負(fù)載電容=O．1 fF。

 

用靜態(tài)CMOS電路構(gòu)成乘法器輸出比較穩(wěn)定，輸出=0或VDD，功率消耗=1．51×10-7W。

單相能量回收電路構(gòu)成的二位乘法器的輸出不夠穩(wěn)定，對(duì)噪聲信號(hào)敏感，但并不影響輸出邏輯，功率消耗減小為1．17×10-7W。

從節(jié)能方面，單相能量回收電路性能更好。