CPLD芯片保護(hù)電路

組成：電源轉(zhuǎn)換 + 晶體振蕩器 + CPLD + 輸出端口驅(qū)動

核心：CPLD

軟件：通過對電子元器件進(jìn)行邏輯編程實(shí)現(xiàn)；

硬件：對來自DSP電路模擬輸出脈沖進(jìn)行信號轉(zhuǎn)換和保護(hù)，對應(yīng)的輸出為兩路驅(qū)動信號和一路包絡(luò)信號；

兩路輸出信號：包絡(luò)相同，時(shí)間同步，信號高低電平相反。

包絡(luò)信號就是兩路輸出信號的包絡(luò)，時(shí)間同步。

兩路輸出信號：經(jīng)過光隔隔離并反相后為功率MOS管提供發(fā)射激勵(lì)信號源，包絡(luò)信號經(jīng)光隔后為功率電路提供控制信號。

 

CPLD保護(hù)電路

原理：對輸入MOS管電路的典型異常信號（連續(xù)波信號+短周期脈沖信號+高電平長脈沖信號）進(jìn)行輸入保護(hù)。

異常輸入信號：連續(xù)波信號+短周期脈沖信號+高電平長脈沖信號組成；

如：連續(xù)波信號 > 10ms脈沖寬度信號 

短周期脈沖信號 < 200ms脈沖周期信號

其它參數(shù)異常信號，通過簡單設(shè)置軟件計(jì)數(shù)器改變

保護(hù)電路軟件如下圖：

 

保護(hù)功能與時(shí)序：

DSP電路為保護(hù)電路輸入連續(xù)高電平，保護(hù)電路以第一個(gè)上升沿為基準(zhǔn)，檢測10kHz頻率信號第一個(gè)周期100μs，如無下跳沿，保護(hù)輸出50μs長高電平后,關(guān)閉輸出端口，保持低電平。

 

如：DSP電路給保護(hù)電路輸入連續(xù)波形信號，保護(hù)電路以第一個(gè)上升沿為基準(zhǔn)，每隔200ms輸出一個(gè)10ms的脈沖波，避免連續(xù)工作損壞功率MOS管,兩路驅(qū)動信號輸出和輸入信號時(shí)序如下：

若輸入信號兩脈沖間的間隔 < 200ms,保護(hù)模塊在第一個(gè)脈沖輸入之后將會管制200ms的時(shí)間，保持在這200ms以內(nèi)持續(xù)低電平后恢復(fù)正常。