設(shè)定：傳統(tǒng)工藝，柵極頂部到外延層表面多晶硅去除量130 nm/230 nm/310 nm

MOS場效應(yīng)管電性能參數(shù)比較

如下圖所示

 

增加多晶硅去除量，即降低閾值開啟電壓，因此有效溝道的長度變短，源區(qū)離子經(jīng)過側(cè)壁注入溝道，源區(qū)結(jié)深在溝道表面變深；

漏源間漏電流即有區(qū)別

多晶硅去除量=310 nm

會增大部分區(qū)域漏電流，若減少多晶硅去除量，隨著它減少即慢慢消失，因此刻蝕工藝與MOS場效應(yīng)管性相關(guān)聯(lián)；

 

如何解決它們的相關(guān)聯(lián)

即應(yīng)用突起式多晶硅技術(shù)；

 

如下圖所示

 

用透射電子顯微鏡獲得突起式TMOS實(shí)際截面；

突起式多晶硅結(jié)構(gòu)與溝槽式接觸，N型TMOS單位元胞相鄰間距=1.4μm

單個芯片有源區(qū)面積=0.4 nm2，封裝：TSOP6

 

如下圖所示

擊穿電壓曲線

輸出特性曲線

 

漏端漏電流=250μA  擊穿電壓=24 V  滿足>20 V設(shè)計

柵極開啟電壓=4.5 v  工作電流=5 A，對應(yīng)導(dǎo)通電阻=23.75 mΩ

芯片有源區(qū)尺寸設(shè)計=0.4 mm2

Rdson·A=9.5 mΩ·mm2